(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭55-61064

1 Int. Cl.³H 01 L 29/72

29/72 27/08 29/64 識別記号

庁内整理番号 7514—5 F 6426—5 F 7638—5 F **43公開 昭和55年(1980)5月8日**

発明の数 1 審査請求 未請求

(全4頁)

20特

頭 昭53-133895

22出

願 昭53(1978)10月31日

72発 明 者 重兼寿夫

川崎市川崎区田辺新田1番1号

富士電機製造株式会社内

⑪出 願 人 富士電機製造株式会社

川崎市川崎区田辺新田1番1号

個代 理 人 弁理士 山口巌

野 細 春

1.発明の名称 ショットキーバリアダイオード内蔵 トランジスタ

2. 特許請求の範囲

1) トランジスタの低不純物農産層の表面にショ ットキー形障壁を形成する少なくとも一つの金属 電極を被着し、眩電極を前記トランジスタのペー スまたはコレクタに接続したことを特徴とするシ ョットキーバリアダイオード内蔵トランジスタ。 2) 特許請求の範囲第1項記載のトランジスタに おいて、コレクタ質杖の表面にショットキー形障 壁を形成する金属電板を被磨し、眩電板をベース 電極に接続したとどを作数とするショットキーパ リフダイオード内蔵トランジスタ。 3) 停許請求の範囲第1項記載のトランジスタに おいて、ペース質線内にこれと異なる導電形の互 いに隣接しそれぞれや半導体表面に輩出する係不 け嫌 純物濃度層と高不純物濃度層を設け、前配低不純 物濃度層の袋面にショットキー形障壁を形成する 金属電極を被着し、前記高不純物機度層の表面に

_ 1 _

ム接触を形成する金属電極を被磨し、陂ショ キー形障機電値をベース電極に設オーム接触 電極をコレクタ電極に接続したことを特徴とする ットキーバリアダイオード内蔵トランジスタ。 4) 特許請求の範囲第1項記載のトランジスタに おいて、ペース価値が互いに隣接する低不純物機 度層と高不純物機度層から成り、数低不純物機度 層の表面にショットキー形障膜を形成する金属電 様を被着し、数高不純物機度層の姿面にオーム接 触を形成する金属電極を被着し、敵ショットキー 形摩崖電極をコレクタ電極に飲オーム接触電極を ペース電極に接続したととを特徴とするショット キーパリアダイオード内蔵トランジスタ。 5) 特許請求の範囲第1項記載のトランジスタに おいて、ペース領域内にこれと異なる導電形の互 いに隣接しそれぞれ半導体表面に撃出する低不純 物農皮層および高不純物農皮層ならびに同じ導電 形の高不純物産度層を設け、前配低不純物濃度層 および本来のペース領域の各表面にそれぞれショ ットキー形障壁を形成する金属電極を被着して互

- 2 -

特別部55 - 61064(2)

いに接続し、前記両高不執物機度層の各表面にそれぞれオーム接触を形成する金属電極を形成して 互いに接続したことを特徴とするショットキーバ リアダイオード内蔵トランジスォ。

本発明は過剰のペース電旋が使れるのを阻止するためにショットキーパリアダイオードを同一半 導体片に内蔵するトランジスタに関する。

一般的にトランジスタの蓄積時間はペースドラ

_ 3 -

イプ条件で決まるとされている。すなわちペース 電流を過剰にトランジスタに流した場合蓄積時間 は長くなる。との対策として終1回心のようにコ レクタ・ペース間にコレクタキャッチャダイオー ドと呼ばれるダイオードDSを接続し、これに過剰 ペース電流を分流することにより、トランジスォ を通館和状態に迫い込まないで蓄積時間を短くす る方法が知られている。また焦し図(0)のようにペ ース端子Bとペース電板およびコレクタ電板の間 化ダイオードD1・D2を接続して、トランジスタの 飽和電圧を低下させる方法や、さらに第1図(c)の ようにペース端子とペース電板の間には遊並列袋 税したダイオードD2、13を吸収ダイオードとして 接続する方法も知られている。しかしこれらのメ イオードは、いずれも個別素子を接続したもので あり、部品数も組立工数もふえ、占有容積も大き くなるなどの欠点があつた。

本発明の目的は、とのような過剰ペース電流阻 止のためのダイオードを同一半導体片内に有する ダイオード内蔵トランジスタを無異な構成で移る

- 4 -

ことにある。

à

この目的はトランジスタの低不純物濃度層の表面に、ショットキー形障壁を形成する少なくとも一つの金属電極を被増し、その電極をトランジスタのペースまたはコレクタに接続することによつて達せられる。

以はnn形や調子を関する。2を形でリカスのでは、nn形でのは、nn形でのは、nnができる。2を形でいる。2を形でいる。2を形でに、nnができる。2を形でいる。2を形でいる。2を形でいる。2を形でいる。2を形でいる。2を形でいる。2を形でいる。2を形ででいる。2を形が、nn形でのでは、nnができる。2を形が、nnができる。2を表ができる。2を表が

体基板端面でを介してコレクタ電板8に接続され る。この基板端面8は切断による歪むよび吸着不 雑物のために再結合中心が多く低抵抗であるので、 この径路は半導体案体内のコレクタ領域に比して はるかに抵抗が低い。鹿2図(b) はペース領域20の 不純物農废が低く、その表面に例えばぬ又は Ptの 金属電極紅を設ければショットキー形障機が形成 される場合である。との場合ベース保施をけべる ス領域20に設けられた高不純物量度14層21に接触 する。ショットキー形障壁のアノード個は、コレ クタ領域1の端部に第2図(a)と同様に設けたn⁺層 8 に接する金属電極をおよび増減りを介してコレ クタ電低Bに接続される。第2図(c)においてはべ - ス領域 2 内にエミック領域 3 とは別にn 形領域 を設ける。との1形領域は連続した低不純物濃度 層10と高不純物農炭層11より成り、低不純物農炭 層10に金属電低42を被着してショットキー形障機 を形成し、高不純物機能階11に金属電板12を被着 してオーム接触を形成すれば、電極48と18はショ ットキーバリアダイオードの面景板とたる。従っ

- 6 -

てこれら電便をそれぞれベース電便5かよびコレクタ領域端部の市層6上の電便9 化接続すれば、 第2図(a) , (b) 同様 第1図(c) 化よる 等価 国路を形成 する。同じ回路は第2図(d) の構成でも実現できる。 この場合は第2図(a) , (a) と同様ベース領域2が低抵抗でショットキー形除機を形成できたいので、 ベース領域に構接して低不純物機度 戸層22を拡散 法により設け、これに全異電値41を被着してショットキー形除機を形成する。

第3回は、第1回(c)の等価回路に対応するショントキーバリアダイオード内蔵トランジスタである。この場合は、低不純物機度ペース領域20に直接ショットキー形障壁を形成する電便41を横着10をよび高不純物機度層10をよび高不純物機度層11なり成るコ形領域により、ショットキーバリアダイオードのアノード41とカソード12を形成し、このカソード電低12をペース領域の高不純物機度が開21にオーム接触する電配18と接続する。一方コレクタ領域1の表面には、第2回(a)と同様にショットキー形障機を形成する

特別所55...61064(3) 電極・を被着し、コレクタ領域1の薄部には同様に対層 5 を設け、電極・、電極41、電極42をベース端子 B に接続すれば、第1図(c)の回路が構成さいれる。すなわち電極・においてショットキーパリフダイオードD3、電極42においてショットキーパリアダイオードD3、電極42においてショットキーパリアダイオードD3、電極42においてショットキーパリアダイオードD3、電極42においてショットキーパリアダイオードD2が形成される。この構成において電極41を省略すれば第1図(b)の等価回路を得ることは明らかである。


- t


てつくられたトランジスタは通常のダイオード個別素子を接続した場合にくらべて動和電圧が低く、スインチングが選い特性を持つ効果が得られる。なお上記の各実施例は npn トランジスタにおいても同様に実施できる。

4. 図面の簡単な説明

第1図は本発明によって得られるダイオード内 戦トランジスタの等価回路図、第2図は本発明の 4 実施例を示す断面図、第3図は本発明の他の実 施例を示す断面図である。


1 …コレクタ領域、2,20 …ペース領域、21 …ペース領域の高不純物平純物農度層、22 …ペース領域の低純物機度層、10 …ペース領域内の異なる導電形の低不純物農度層、12 …ペース領域内の異なる導電形の高不純物農度層、4,41、42 …ショットャー形能機電低。





- 9 -

4



CLIPPEDIMAGE= JP355061064A

PAT-NO: JP355061064A

DOCUMENT-IDENTIFIER: JP 55061064 A

TITLE: SCHOTTKY BARRIER DIODE BUILT-IN TRANSISTOR

PUBN-DATE: May 8, 1980

INVENTOR-INFORMATION:

NAME

.

SHIGEKANE, TOSHIO

ASSIGNEE-INFORMATION:

NAME COUNTRY FUJI ELECTRIC CO LTD N/A

APPL-NO: JP53133895

APPL-DATE: October 31, 1978

INT-CL (IPC): H01L029/72; H01L027/08; H01L029/64

US-CL-CURRENT: 257/479

ABSTRACT:

PURPOSE: To check surplus base current by making an electrode for forming a .

Schottky barrier on the surface of a transistor low impurities density layer

and connecting said electrode with a base or a collector.

CONSTITUTION: On an n-type semiconductor base plate 1, a p<SP>+</SP> base layer

2 is made and in the layer 2 an n<SP>+</SP> emitter layer 3 is made. On the

surface of the base plate proper collector region 1, Mo or Pt electrode $4\ \mathrm{is}$

provided to make a Schottky barrier and this is connected with a base electrode

through an insulating film. Further in order to prevent the resistance of

collector region, then the cathode side of the barrier is connected with

collector electrode through the layer 6 and the base plate end elevation. Said

elevation is low resisting on account of many recombination centers due to the

cutting time strain and absorption impurities and moreover far lower resisting

than the collector region inside the semiconductor. With said constitution the

Schottky barrier diode built-in transistor, which checks surplus

03/24/2002, EAST Version: 1.02.0008

base current,
can be prepared.

COPYRIGHT: (C) 1980, JPO&Japio